实时信号处理用VLSI的容错设计

您当前的位置：

首页 >

文章列表页 >

实时信号处理用VLSI的容错设计

更新时间：2024-10-14

- 实时信号处理用VLSI的容错设计
- Issue 3, Pages: 7-15(1989)
- 作者机构：
  
  东南大学微电子中心
- 作者简介：
- 基金信息：
- DOI：
  CLC：
- Published：1989
- 稿件说明：
移动端阅览
[1]廖国宁,童勤义.实时信号处理用VLSI的容错设计[J].通信学报,1989(03):7-15.

[J]. 1989, (3): 7-15.
[1]廖国宁,童勤义.实时信号处理用VLSI的容错设计[J].通信学报,1989(03):7-15. DOI：

[J]. 1989, (3): 7-15. DOI：

摘要

随着微电子技术的发展

集成电路的芯片面积、集成度愈来愈大。芯片面积及集成度的增大带来了两个问题:一是成品率问题

二是可靠性问题。本文阐述了容错设计在实时信号处理用VLSI中的必要性、意义和研究内容;讨论了二维脉动阵列的容错并给出了算法;讨论了VLSI单元的完全自检查问题

并给出了实现电路;给出了VLSI的成品率与可靠性分析模型;最后分析了模拟结果并给出了结论。

Abstract

关键词

Keywords

references

0

Views

537

下载量

0

CSCD

Alert me when the article has been cited

提交

Tools

Publicity Resources

Related Articles

No data

Related Author

No data

Related Institution

No data

AI问答

⁰