一种采用半速率时钟的1.25Gbit/s串行数据接收器的设计

您当前的位置：

首页 >

文章列表页 >

更新时间：2024-10-14

- 一种采用半速率时钟的1.25Gbit/s串行数据接收器的设计
- Issue 5, Pages: 101-108(2004)
- 作者机构：
  
  1. 复旦大学集成电路设计实验室
  2. 复旦大学集成电路设计实验室上海200433
- 作者简介：
- 基金信息：
- DOI：
  CLC： TN85
- Published：2004
- 稿件说明：
移动端阅览
[1]郭淦,叶菁华,黄林,陈一辉,苏彦锋,洪志良.一种采用半速率时钟的1.25Gbit/s串行数据接收器的设计[J].通信学报,2004(05):101-108.

[J]. 2004, (5): 101-108.
[1]郭淦,叶菁华,黄林,陈一辉,苏彦锋,洪志良.一种采用半速率时钟的1.25Gbit/s串行数据接收器的设计[J].通信学报,2004(05):101-108. DOI：

[J]. 2004, (5): 101-108. DOI：

介绍了一种用于接收1.25Gbit/s不归零随机数据的吉比特以太网接收器的设计。该电路采用半速率时钟结构

目的是为了以较低的功耗和简单的结构适应高速数据流。本文介绍了电路的主要组成部分和工作原理

突出了关键模块的设计。电路采用1.8V 0.18祄 1P6M CMOS工艺

经SpectreS仿真验证以及流片测试

主要功能已经实现。

Views

672

下载量

CSCD

Alert me when the article has been cited

提交

Tools

Publicity Resources

以太网物理层中判决反馈均衡器VLSI优化设计

一种适用于MPSK调制的混合型盲均衡算法

Electron Transport Layers of Inverted Heterojunction Organic Solar Cells

Temperature Dependence of the Photoluminescence Properties and the Research on the Mechanism of In_0.2Ga_0.8As/GaAs Single Quantum Well

On-orbit Data Calibration of FY-3A Solar Irradiance Monitor

Related Author

王雪静

叶凡

任俊彦

何平

Related Institution

复旦大学专用集成电路与系统国家重点实验室

复旦大学专用集成电路与系统国家重点实验室上海200433

西安电子科技大学

AI问答

⁰