基于FPGA的部分并行QC-LDPC译码器高效存储方法

袁瑞佳; 白宝明

doi:10.3969/j.issn.1000-436x.2012.11.021

您当前的位置：

首页 >

文章列表页 >

基于FPGA的部分并行QC-LDPC译码器高效存储方法

学术通信 | 更新时间：2024-06-05

- 基于FPGA的部分并行QC-LDPC译码器高效存储方法
- Efficient storage method for FPGA-based partially parallel QC-LDPC decoder
- “在准循环低密度校验码译码器领域，提出了一种高效存储方法，减少存储资源需求，降低布线复杂度，提高运行频率和译码吞吐量。”
- 通信学报 2012年33卷第11期页码：165-170
- 作者机构：
  
  1. 西安电子科技大学综合业务网国家重点实验室，陕西西安 710071
  2. 中电科技集团公司第54研究所通信网信息传输与分发技术重点实验室，河北石家庄 050002
- 作者简介：
  
  [ "袁瑞佳 1982" ]
  [ "白宝明 1966" ]
- 基金信息：
  
  国家重点基础研究发展计划（“973”计划）基金资助项目(2012CB31610);国家自然科学基金资助项目(60972046);国家科技重大专项基金资助项目(（2010ZX03003-003);通信网信息传输与分发技术重点实验室开放课题基金资助项目(ITD-U1007)
- DOI：10.3969/j.issn.1000-436x.2012.11.021
  中图分类号： TN911
- 网络出版日期：2012-11，
  
  纸质出版日期：2012-11-25
- 稿件说明：
移动端阅览
袁瑞佳, 白宝明. 基于FPGA的部分并行QC-LDPC译码器高效存储方法[J]. 通信学报, 2012,33(11):165-170.

Rui-jia YUAN, Bao-ming BAI. Efficient storage method for FPGA-based partially parallel QC-LDPC decoder[J]. Journal on communications, 2012, 33(11): 165-170.
袁瑞佳, 白宝明. 基于FPGA的部分并行QC-LDPC译码器高效存储方法[J]. 通信学报, 2012,33(11):165-170. DOI： 10.3969/j.issn.1000-436x.2012.11.021.

Rui-jia YUAN, Bao-ming BAI. Efficient storage method for FPGA-based partially parallel QC-LDPC decoder[J]. Journal on communications, 2012, 33(11): 165-170. DOI： 10.3969/j.issn.1000-436x.2012.11.021.

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于寻找小重量码字算法的LDPC码开集识别

用于LDPC码快速译码的改进多比特翻转算法

多元LDPC编码调制系统中低复杂度的似然概率生成算法

利用双重扩展RS码及循环MDS码构造实用化的LDPC码

基于伴随向量和的软值翻转LDPC译码算法

基于FPGA的部分并行QC-LDPC译码器高效存储方法

Efficient storage method for FPGA-based partially parallel QC-LDPC decoder

DOI：10.3969/j.issn.1000-436x.2012.11.021