降低系统芯片中跨时钟域设计和验证复杂度的方法

刘丹; 冯毅; 党向磊; 佟冬; 程旭; 王克义

doi:10.3969/j.issn.1000-436x.2012.11.019

您当前的位置：

首页 >

文章列表页 >

降低系统芯片中跨时钟域设计和验证复杂度的方法

技术报告 | 更新时间：2024-06-05

- 降低系统芯片中跨时钟域设计和验证复杂度的方法
- Method for reducing the complexity of clock domain crossing design and its verification in system-on-chips
- “在系统芯片设计领域，专家提出了一种跨时钟域信号处理新方法，有效降低设计复杂度和验证难度，为系统芯片设计提供解决方案。”
- 通信学报 2012年33卷第11期页码：151-158
- 作者机构：
  
  1. 北京大学深圳研究生院，广东深圳 518055
  2. 北京大学微处理器研发中心，北京 100871
- 作者简介：
  
  [ "刘丹（1983-），女，湖南长沙人，北京大学博士生，主要研究方向为软硬件协同设计、片上通信结构的设计与验证。" ]
  [ "冯毅（1981-），男，北京人，北京大学博士生，主要研究方向为软硬件协同设计、系统芯片的设计与验证。" ]
  [ "党向磊（1988-），男，山东滕州人，北京大学博士生，主要研究方向为微处理器结构设计、存储系统性能优化和系统芯片设计。" ]
  [ "佟冬（1971-），男，吉林长春人，北京大学副教授，主要研究方向为高性能微处理器、系统芯片、体系结构等。" ]
  [ "程旭（1967-），男，新疆乌鲁木齐人，北京大学计算机系教授，主要研究方向为高性能微处理器、系统芯片、嵌入式系统、指令级并行、优化编译、软硬件协同设计等。" ]
  [ "王克义（1946-），男，河北秦皇岛人，北京大学教授，主要研究方向为高性能微处理器、嵌入式系统等。" ]
- 基金信息：
  
  国家高技术研究发展计划（“863”计划）基金资助项目(2006AA010202)
- DOI：10.3969/j.issn.1000-436x.2012.11.019
  中图分类号： TP302
- 网络出版日期：2012-11，
  
  纸质出版日期：2012-11-25
- 稿件说明：
移动端阅览
刘丹, 冯毅, 党向磊, 等. 降低系统芯片中跨时钟域设计和验证复杂度的方法[J]. 通信学报, 2012,33(11):151-158.

Dan LIU, Yi FENG, Xiang-lei DANG, et al. Method for reducing the complexity of clock domain crossing design and its verification in system-on-chips[J]. Journal on communications, 2012, 33(11): 151-158.
刘丹, 冯毅, 党向磊, 等. 降低系统芯片中跨时钟域设计和验证复杂度的方法[J]. 通信学报, 2012,33(11):151-158. DOI： 10.3969/j.issn.1000-436x.2012.11.019.

Dan LIU, Yi FENG, Xiang-lei DANG, et al. Method for reducing the complexity of clock domain crossing design and its verification in system-on-chips[J]. Journal on communications, 2012, 33(11): 151-158. DOI： 10.3969/j.issn.1000-436x.2012.11.019.

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

暂无数据

降低系统芯片中跨时钟域设计和验证复杂度的方法

Method for reducing the complexity of clock domain crossing design and its verification in system-on-chips

DOI：10.3969/j.issn.1000-436x.2012.11.019