浏览全部资源
扫码关注微信
1. 复旦大学专用集成电路与系统国家重点实验室
2. 复旦大学专用集成电路与系统国家重点实验室 上海200433
纸质出版日期:2005
移动端阅览
[1]陈超,曾晓洋,章倩苓.一种新型硬件可配置公钥制密码协处理器的VLSI实现[J].通信学报,2005(01):6-11+26.
[1]陈超,曾晓洋,章倩苓.一种新型硬件可配置公钥制密码协处理器的VLSI实现[J].通信学报,2005(01):6-11+26. DOI:
DOI:
提出了一种新型的硬件可配置的密码协处理器
同时适用于 GF(p)和 GF(2m)两种域
可以实现 RSA和 ECC 两种目前主流的加密算法。同时又具备硬件可配置的特点
可以完成 32~512bit 的模乘运算而无需对硬件做任何修改。本文的密码协处理芯片用 TSMC 0.35μm 标准单元库综合
可以工作在 100MHz 时钟下
等效单元 45k 等效门
512bit 的模乘运算速度可以达到 190kbit/s
一次椭圆曲线上的 233bit 的点加运算只需 18μs。
0
浏览量
165
下载量
3
CSCD
关联资源
相关文章
相关作者
相关机构