高速Viterbi处理器——流水式块处理并行结构

您当前的位置：

首页 >

文章列表页 >

高速Viterbi处理器——流水式块处理并行结构

更新时间：2024-10-14

|

- 高速Viterbi处理器——流水式块处理并行结构
- 暂无标题
- 通信学报 1995年第1期页码：94-100
- 作者机构：
  
  1. 浙江大学
  2. 浙江大学杭州 310008
- 作者简介：
- 基金信息：
  
  博士点基金资助项目
- DOI：
  中图分类号： TP332
- 纸质出版日期：1995
- 稿件说明：
移动端阅览
[1]宣建华,姚庆栋.高速Viterbi处理器——流水式块处理并行结构[J].通信学报,1995(01):94-100.
[1]宣建华,姚庆栋.高速Viterbi处理器——流水式块处理并行结构[J].通信学报,1995(01):94-100. DOI：

DOI：

摘要

本文提出一种流水式块处理并行Viterbi处理器

可以得到LM倍增速（M为流水级数

L为块长度）

为达到更高速的Viterbi处理器提供了新型的并行结构。它可用Systolie阵列构成

因而适于VLSI实现。

Abstract

关键词

Keywords

references

0

浏览量

98

下载量

16

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

相关文章

暂无数据

相关作者

暂无数据

相关机构

暂无数据

⁰