用TMS320C50实现的Viterbi译码器

您当前的位置：

首页 >

文章列表页 >

用TMS320C50实现的Viterbi译码器

更新时间：2024-10-14

- 用TMS320C50实现的Viterbi译码器
- 暂无标题
- 通信学报 1995年第3期
- 作者机构：
  
  东南大学
- 作者简介：
- 基金信息：
- DOI：
  中图分类号： TN764
- 纸质出版日期：1995
- 稿件说明：
移动端阅览
[1]胡爱群.用TMS320C50实现的Viterbi译码器[J].通信学报,1995(03):65.
[1]胡爱群.用TMS320C50实现的Viterbi译码器[J].通信学报,1995(03):65. DOI：

DOI：

摘要

用ＴＭＳ３２０Ｃ５０实现的Ｖｉｔｅｒｂｉ译码器差错控制技术是个人通信中的一大技术难点，要求信息传输误码率小于１０－５。因此，对信息序列进行卷积编码，并用最大似然Ｖｉｔｅｒｂｉ算法对接收序列进行译码成为首选的差错控制方案。工业标准的前向纠错技术(ＦＥＣ...

Abstract

关键词

Keywords

references

0

浏览量

60

下载量

0

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

相关文章

暂无数据

相关作者

暂无数据

相关机构

暂无数据

⁰