MPEG-2视频码流分解的VHDL描述与验证

您当前的位置：

首页 >

文章列表页 >

MPEG-2视频码流分解的VHDL描述与验证

更新时间：2024-10-14

|

- MPEG-2视频码流分解的VHDL描述与验证
- 暂无标题
- 通信学报 2000年第9期页码：41-45
- 作者机构：
  
  上海交通大学电子工程系!上海200030
- 作者简介：
- 基金信息：
- DOI：
  中图分类号： TN919.8
- 纸质出版日期：2000
- 稿件说明：
移动端阅览
[1]惠新标,郑志航,叶楠.MPEG-2视频码流分解的VHDL描述与验证[J].通信学报,2000(09):41-45.
[1]惠新标,郑志航,叶楠.MPEG-2视频码流分解的VHDL描述与验证[J].通信学报,2000(09):41-45. DOI：

DOI：

摘要

本文提出一个MPEG - 2视频解码中码流分解的硬件设计

包括解码控制和变长码解码。一些新的硬件设计

如 :将宏块和块控制作为主要状态 ;采用桶形移位缓冲器并行解变长码 ;将变长码的长度计算和解码分别进行 ;将码表分割成多个小码表等等

保证了MPEG - 2MP @ML的实时解码

并为更复杂的应用提供了扩展的余地。本文中的设计是MPEG - 2解码ASICVLSI设计工作的一部分。

Abstract

关键词

Keywords

references

0

浏览量

64

下载量

7

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

相关文章

MPEG-2量化策略的改进

相关作者

邓航

方向忠

余松煜

薛震民

相关机构

上海交通大学!上海200030

⁰