浏览全部资源
扫码关注微信
1. 复旦大学集成电路设计实验室
2. 复旦大学集成电路设计实验室 上海200433
纸质出版日期:2004
移动端阅览
[1]郭淦,叶菁华,黄林,陈一辉,苏彦锋,洪志良.一种采用半速率时钟的1.25Gbit/s串行数据接收器的设计[J].通信学报,2004(05):101-108.
[1]郭淦,叶菁华,黄林,陈一辉,苏彦锋,洪志良.一种采用半速率时钟的1.25Gbit/s串行数据接收器的设计[J].通信学报,2004(05):101-108. DOI:
DOI:
介绍了一种用于接收1.25Gbit/s不归零随机数据的吉比特以太网接收器的设计。该电路采用半速率时钟结构
目的是为了以较低的功耗和简单的结构适应高速数据流。本文介绍了电路的主要组成部分和工作原理
突出了关键模块的设计。电路采用1.8V 0.18祄 1P6M CMOS工艺
经SpectreS仿真验证以及流片测试
主要功能已经实现。
0
浏览量
146
下载量
2
CSCD
关联资源
相关文章
相关作者
相关机构