

SM3 杂凑函数低 T 深度量子线路实现

邹剑^{1,2}, 李俊康^{1,2}, 郭楠生^{1,2}, 孙莹³, 李子臣⁴

(1.福州大学计算机与大数据学院, 福建 福州 350108; 2.福州大学网络系统信息安全福建省高校重点实验室, 福建 福州 350108; 3.北京电子科技学院密码科学与技术系, 北京 100070; 4.北京印刷学院信息工程学院, 北京 102600)

摘要: 针对 SM3 杂凑函数量子线路因“原地计算”导致 T 深度过高的问题, 本文提出了一种低 T 深度架构。通过引入基于 Wallace 树的量子保留进位加法器与低深度全/半加器, 将多操作数模加路径压缩至常数级; 并分配额外量子比特存储中间状态, 免除了回收辅助比特产生的高 T 深度操作。实验表明, 在消耗 5453 个量子比特下, 线路 T 深度从 4528 压缩至 1712, T 门总数从 965632 降至 314882。该方案为对称密码的抗量子安全性评估提供了高效途径。

关键词: 量子线路; SM3; 量子保留进位加法器; T 深度优化

中图分类号: TP309.7

文献标志码: A

doi: 10.11959/j.issn.1000

Low T-depth Quantum Circuit Implementation of SM3 Hash Function

Zou Jian^{1,2}, Li Junkang^{1,2}, Guo Nansheng^{1,2}, Sun Ying³, Li Zichen⁴

1. College of Computer and Data Science, Fuzhou University, Fuzhou 350108, China

2. Key Laboratory of Network Systems and Information Security, Fuzhou University, Fuzhou 350108, China

3. Department of Cryptography Science and Technology, Beijing Electronic Science and Technology Institute, Beijing 100070, China

4. School of Information Engineering, Beijing Institute of Graphic Communication, Beijing 102600, China

Abstract: To address the high T-depth issue in SM3 hash function quantum circuits caused by in-place computation, this paper proposed a low T-depth architecture. By introducing Wallace tree-based quantum carry-save adders and low-depth full/half adders, we compressed the multi-operand modular addition path to a constant level. Furthermore, allocating extra qubits to store intermediate states eliminated the high T-depth operations required for uncomputing ancilla qubits. Experiments demonstrated that using 5453 qubits reduced the circuit T-depth from 4,528 to 1,712 and decreased the total T-gate count from 965,632 to 314,882. This scheme provides an efficient approach for evaluating the post-quantum security of symmetric cryptography.

Key words: Quantum circuit, SM3, Quantum Carry-Save Adder, T-depth optimization

0 引言

随着量子科学和计算机技术的飞速演进^[1], 研究人员发现量子并行性能高效求解现有部分主流密码算法所采用的数学难题, 从而对当前全球信息

安全密码体系的安全性构成系统性的潜在威胁。例如, Shor 算法^[2]能够在多项式时间内破解基于大整数分解和离散对数求解难题的公钥加密方法 (如 RSA 算法^[3]和 ECC 算法^[4])。此外, Grover 算法^[5]能对传统搜索问题实现穷搜效率的平方根级别加

收稿日期: XXXX-XX-XX; 修回日期: XXXX-XX-XX

通信作者: 孙莹, sunybesti@foxmail.com

基金项目: 国家密码科学基金 (No.2025NCSF02012)

Foundation Items: National Cryptologic Science Fund of China (No.2025NCSF02012)

速, 并对 AES^[6]、SHA-2^[7]以及 SHA-3^[8]等对称密码和杂凑算法的抗穷举攻击能力提出了新的挑战。另外, Simon 算法^[9]则能高效解决特定的周期问题, 对相关算法的设计提出了新的挑战。

为了应对量子计算带来的明确挑战, 美国国家标准与技术研究院 (National Institution of Standards and Technology, NIST) 启动了后量子密码 (PQC) 标准算法的全球征集工作^[10]。NIST 在制定新的算法安全等级时指出, 现有量子算法的复杂度评估较为困难, 可以用量子电路的实现代价来作为对应量子攻击的复杂度评价指标, 因而学界迫切需要对密码算法建立高效的量子线路实现方案。目前, 对于量子线路优化的研究中, 主要围绕量子比特数与线路 T 深度这两个核心指标展开。

在量子线路优化方面, 研究者主要聚焦于减少量子比特的数量 (即降低线路宽度)。例如, Grassl 等人^[11]对 AES 算法首次构建了仅需 40 个量子比特的 S 盒。此后, Almazrooie 等人^[12]与 Langenberg 等人^[13]分别通过优化乘法逆元和塔域分解技术, 将 AES-128 的总量子比特数压缩至 976 和 864 个。2020 年, Zou 等人^[14]利用改进的 zig-zag 结构, 仅用 512 个量子比特便实现了 AES-128。2022 年, Wang 等人^[15]了一种新颖的“线性密钥扩展”方法, 在不增加过多深度的情况下, 成功将 AES-128 的量子比特消耗量进一步降至 400 个。同年, Li 等人^[16]创新性地设计了仅需 20 个量子比特的原地 (in-place) S 盒实现, 从而将 AES-128 整体线路的极限宽度下探至 270 个量子比特。2023 年, Lin 等人^[17]对 AES 算法 S 盒的经典实现进行了重新划分, 进一步设计了该算法的 S 盒及其逆的低宽度量子实现。直到近期在 Eurocrypt 2025 上, Huang 等人^[18]基于向量布尔函数最小宽度理论, 实现了仅需 9 个量子比特的 AES S 盒。

在优化线路 T 深度方面, 研究焦点开始转向“以量子比特数换 T 深度”。Jaques 等人^[19]首次引入基于测量的极低深度量子与门 (QAND), 从底层门级组件上为对称密码的极低 T 深度优化确立了全新的基础。2022 年, Li 等人^[20]提出了 T 深度仅为 4 的 S 盒线路, 将 AES-128 整体 T 深度减至 80; 同年, Huang 和 Sun^[21]在 Asiacrypt 2022 上提出了 T 深度为 3 的 S 盒, 成功构建了 T 深度为 60 的 AES-128 线路。2023 年 Asiacrypt 上, Liu 等人^[22]提出了基于

“共享思想”的组合管道架构, 在不增加 T 深度的前提下将 S 盒辅助比特降至 83 个。2024 年 Asiacrypt 上, Shi 等人^[23]提出压缩流水线新架构, 进一步将 AES-128 的 T 深度极限压缩至 33。在 Eurocrypt 2025 上, Huang 等人^[18]从代数结构理论出发, 提出了一种构建最小 T 深度量子线路的系统化方法, 成功设计出了 T 深度仅为 3 且 Clifford 门数量也得到显著优化的极紧凑 AES S 盒线路。这种“量子比特数与 T 深度权衡”的优化理念也迅速扩展至其他对称密码和流密码体系。如针对 Camellia^[24-25]、SM4^[26-28]、以及 ZUC^[29-30]的低宽度构造和低 T 深度构造。

此外, 在容错量子计算 (Fault-Tolerant Quantum Computing, FTQC) 环境中, 由于量子态极易受环境噪声的影响导致退相干, NIST 在制定后量子安全标准时引入了最大相干运行深度 (MAX-DEPTH) 的约束^[10], 即单次量子程序的执行时间不能超过设备量子态退相干的极限。当针对密码杂凑函数的单一 Grover 搜索线路深度超出该硬件限制时, 攻击者将被迫采用并行 Grover 算法以缩短执行时间。然而, 依照文献^[19]所示, Grover 算法的并行化面临着严苛的平方级空间惩罚, 即深度每降低一倍, 需付出平方倍的量子比特代价。基于这一特性, 简单的深度宽度乘积 ($T\text{-DW cost} = T\text{-depth} \times \text{Width}$) 不足以真实评估在量子计算机上使用 Grover 算法的攻击代价, 因此 Jang 等人^[31]在探讨 NIST 后量子安全强度时指出, 在考量 MAXDEPTH 约束与并行 Grover 模型时, 深度应当被赋予更高的权重, 综合资源评估指标应转换为 $TD^2\text{-M cost}$ (即 $T\text{-depth}^2 \times \text{Width}$)。该指标已经成为当前衡量量子密码算法硬件实现成本的更科学的标尺。因此, 将单一线路的 T 深度压缩至极限水平, 不仅能够提升执行效率, 更是为了在 MAXDEPTH 的约束下, 降低对 Grover 并行化的依赖, 进而从根本上削减综合资源代价。

作为我国的杂凑函数标准, SM3 的量子线路的优化研究进展逐步逼近极限。早期的研究主要聚焦于降低量子比特数, 2021 年, Song 等^[32]首先提出了一种实现方案, 其消耗了 2721 个量子比特, 且 T 深度高达 117120。2022 年, Zou 等人^[27]通过复用机制构建了仅需 33 个可复用辅助量子位的 SM3 线路, 其整体消耗量子比特数为 970, T 深度为

25344。随着容错量子计算对执行效率要求的提升,研究方向开始转向降低线路的 T 深度。2025 年, Yang 等人^[33]通过常数与变量的分组模加优化,不仅提出了仅消耗 779 个量子比特的低宽度实现,而且还提出了两种低 T 深度方案,将 T 深度成功压缩至 7040 和 7136,同时消耗约 1130 和 1098 个量子比特。近期, Zou 等人^[34]引入基于 QAND 门优化的低 T 深度量子加法器,并探索了量子组件的重新排列优化整体线路,对 SM3 提出了一种新型低 T 深度方案,将 T 深度极致压缩至 4528,同时消耗 1369 个量子比特。然而,本文发现现有的 SM3 量子线路研究在优化 T 深度时,大多受限于原地计算(In-place,即将计算结果直接覆盖于原输入寄存器的状态空间内)的范式。为了维持低宽度水平,这些方案必须在每一轮更新后执行复杂的反计算以清空量子比特,限制了 T 深度的下降空间。

针对 SM3 杂凑函数量子线路因“原地计算”导致 T 深度高的问题,本文提出了一种高效量子线路架构,综上所述,本文的主要贡献如下:

(1) 通过使用非原地(Out-of-place,即分配全新的干净辅助量子比特以存储计算结果)的方式计算轮间状态,本文打破了之前线路设计中对轮函数状态寄存器原地更新的依赖,并提出了一种新型 SM3 量子线路设计,实现了更低的 T 深度。

(2) 针对 SM3 轮函数中密集的多操作数连加需求,本文引入基于 Wallace 树的量子进位保留加法器(Quantum Carry Save Adder, QCSA),并结合低深度的量子全加器(Quantum Full Adder, QFA)与量子半加器(Quantum Half Adder, QHA),成功将多操作数模加的路径压缩至常数级别。

(3) 刷新了 SM3 量子线路资源的记录。表 1 中展示了 SM3 量子线路的 64 轮资源,为了合理对比相关资源实现代价,本文引入了 TD^2 -M cost 指标进行资源消耗的量化评估。需要注意的是,文献[27][33][34]未统计 TD^2 -M cost,表 1 中相关方案的

TD^2 -M cost 均由本文依据其公开的基础数据统一推算得出,以便在同一基准下进行对比。结果表明,本实现尽管增加了量子比特数,但实现了 CNOT 门数与 T 深度的巨大下降,本方案在 T 深度/T 门数和 TD^2 -M cost 等值上显著优于前人的工作。

1 相关工作

1.1 低 T 深度量子加法器的发展历程

在 SM3 等密码杂凑函数的量子线路实现中,模 2^n 加法器是调用频繁且消耗资源最多的核心非线性组件。随着 FTQC 中对于降低 T 深度的要求增加,量子模加器的设计经历了从降低辅助量子比特到追求极低 T 深度的演进趋势。

2004 年, Cuccaro 等人^[35]提出了一种经典的量子串行进位加法器(Quantum Ripple-Carry Adder, QRCA)。该结构的最大优势在于极致的空间效率,对于 n 比特的模加运算,仅需消耗 1 个辅助量子比特用于存储初始进位。但由于其采用逐位传递进位信号的串行逻辑,Toffoli 深度与操作数位宽 n 成正比,这在对时间敏感的量子密码分析中将导致不可接受的执行延迟。

为了突破 QRCA 的深度瓶颈, Draper 等人^[36]于 2006 年引入经典计算中的超前进位逻辑,设计出了量子超前进位加法器(Quantum Carry-Lookahead Adder, QCLA)。该设计定义了两个核心的基础信号:位级生成信号 g 与传播信号 p 。具体而言,信号 g 表示当前操作数位是否能够独立产生向高位的进位,而信号 p 则表示当前位是否会来自低位的进位继续向高位传递。在此逻辑基础上, Draper 等人创新地构建了基于二叉树结构的区间生成信号 G_{ij} 与区间传播信号 P_{ij} ,使得从最低位到任意高位的进位均可通过并行计算提前得出,而无需等待低位的逐位传递。这一设计成功将 Toffoli 深度从线性级压缩至对数级 $O(\log n)$,大幅提升了量子加法器的运算速度,为后续密码算法的并行化奠定了

表 1

SM3 量子线路资源消耗对比

目标算法	来源	T 深度	量子比特数	#T	#CNOT	#1qcliff	TD^2 -M cost
SM3	本文 3.3 节	1712	5453	314,882	857,792	297,280	1.59×10^{10}
	[34]	4528	1369	965,632	2,310,528	905,984	2.80×10^{10}
	[33]	7040	1130	662,528	1,782,656	1,201,216	5.60×10^{10}
	[27]	25,344	970	1,187,072	1,370,432	420,160	6.23×10^{11}

基础。

随着对低深度量子线路的需求不断增加, Wang 等人^[37]在 Draper 工作的基础上对数种量子前缀树架构进行了系统性探索, 指出 Draper 的 QCLA 所使用的 Brent-Kung 树由于逻辑层级较深, 并非低深度的最优选择, 同时提出了一种基于 Sklansky 并行前缀树结构的最优深度量子加法器。在其具体的量子实现上, Wang 等人的设计引入了大量可复零的辅助量子比特, 利用 CNOT 门将关键的 p 和 g 信号进行状态复制以支持高度并行的区间信号传播。此外, 该加法器采用了完全非原地的架构, 并利用逻辑与门结构替代部分成对 Toffoli 门以减少深度。虽然该加法器消耗了较多的量子比特数, 但成功将 32 位模加器的 Toffoli 深度压缩至 $\log n + 1$ 水平, 相比经典的 Draper QCLA 实现了近 50% 的深度缩减, 达到当前量子模加器的最优深度。

纵观上述密码算法与量子加法器的演进历程可以发现: 通过引入大量辅助比特来实现非原地计算与高度并行化, 已成为突破 T 深度下界的必然途径。但现有的加法器均是针对双操作数设计的。面对 SM3 轮函数中高频出现的 4 至 5 个操作数连加, 若直接采用双操作数加法器进行串行级联, 深度的线性累加将成为限制整体电路执行速度的瓶颈。因此, 探索适用于多操作数并行压缩的底层加法架构, 是本文进一步突破 SM3 时间复杂度的重要切入点。

2 预备知识

2.1 量子线路与量子门

量子计算以量子位 (Qubits) 作为基本信息单元, 通过量子逻辑门的序列 (即量子线路) 实现信息的演化。在评估用于密码分析的量子线路性能时, 通常采用 Clifford+T 门集。该门集由 Clifford 门 (如 X 门, 受控非门 CNOT、Hadamard 门等) 和非 Clifford 门 (T 门) 组成。

(1) 量子非门 (Pauli-X gate) 作用于单量子比特, 实现逻辑非操作, 将状态 $|a\rangle$ 映射为 $|a \oplus 1\rangle$, 其线路如图 1(a) 所示。

(2) 受控非门 (Controlled-NOT gate) 作用于两个量子比特, 当控制位为 $|1\rangle$ 时, 目标位执行异或操作, 映射关系为 $|a, b\rangle \rightarrow |a, a \oplus b\rangle$, 线路表示如图 1(b) 所示。

(3) Toffoli 门, 也被称为控控非门 (CCNOT-gate), 是经典逻辑与运算的量子对应物。其映射关系为 $|a, b, c\rangle \rightarrow |a, b, c \oplus (a \cdot b)\rangle$, 在线路图中表示为图 1(c) 样式。

对于 Toffoli 门的分解方案有很多种, Amy 等人^[38]实现了 T 深度为 3, 宽度为 3 的 Toffoli 门分解方案, 具体实现如图 2 所示。

文献[19]中提出的 QAND 门仅需 4 个 T 门且 T 深度为 1, 由于该设计所消耗的 T 门数量最小并且深度最低, 因此本文引入 QAND 门来实现 Toffoli 门的功能。QAND[†] 门的 T 深度为 0, 如图 3 所示。




图1 基础量子门




图2 T深为3的Toffoli门实现




图3 Jaques 的 QAND 门与 QAND† 门

2.2 SM3 杂凑函数

SM3 是我国自主设计的杂凑函数标准^[39], 其输入为长度 $l(l < 2^{64})$ 比特的消息 m , 经过消息填充、扩展和迭代压缩, 最终生成 256 比特的杂凑值。其具体算法流程说明如下:

(1) 消息填充: 为了使填充后的消息长度为 512 比特的整数倍, 需要进行消息填充。首先在原始消息 m 末尾添加一个比特 “1”, 再添加 k 个比特 “0”。其中 k 是满足 $l + 1 + k \equiv 448 \pmod{512}$ 的最

$$W_j = P_1(W_{j-16} \oplus W_{j-9} \oplus (W_{j-3} \ll 15)) \oplus (W_{j-13} \ll 7) \oplus W_{j-6}$$

对于 $j = 0, \dots, 63$ 所需的 W'_j 消息扩展公式为:

$$W'_j = W_j \oplus W_{j+4} \quad (2)$$

其中 $P_1(X) = X \oplus (X \ll 15) \oplus (X \ll 23)$ 为置换函数, “ $\oplus$ ” 表示按位异或, “ $\ll$ ” 表示循环左移。

(3) 迭代压缩: SM3 算法使用迭代压缩结构, 其压缩函数为 CF。设 IV 为 256 比特的初始向量, 迭代过程 $V^{(i+1)} = \text{CF}(V^{(i)}, B^{(i)}) \oplus V^{(i)}$, $0 \leq i \leq n-1$ 。其中 $V^{(0)} = \text{IV}$, $V^{(n)}$ 即为最终杂凑值。压缩函数 CF 将 $V^{(n)}$ 载入 A, B, C, D, E, F, G, H 共 8 个 32 比特寄存器中, 执行 64 轮迭代。每轮迭代 (第 j 轮) 的计算方式如算法 1 所示。

其中, 加号代表的是模 2^{32} 的加法运算: $P_0(TT2) = X \oplus (X \ll 9) \oplus (X \ll 17)$; T_j 为算法常量; FF_j 和 GG_j 为布尔函数, 定义如下:

$$FF_j(X, Y, Z) = \begin{cases} X \oplus Y \oplus Z, & 0 \leq j \leq 15, \\ (X \wedge Y) \vee (X \wedge Z) \vee (Y \wedge Z), & 16 \leq j \leq 63. \end{cases} \quad (3)$$

$$GG_j(X, Y, Z) = \begin{cases} X \oplus Y \oplus Z, & 0 \leq j \leq 15, \\ (X \wedge Y) \vee (\neg X \wedge Z), & 16 \leq j \leq 63. \end{cases} \quad (4)$$

小非负整数。最后, 再添加一个 64 比特的位串, 该位串为原始消息长度 l 的二进制表示。填充后的消息 m' 长度为 $n \times 512$ 比特。

(2) 消息分组与扩展: 将填充后的消息 m' 按 512 比特进行分组: $m' = B^{(0)} B^{(1)} \dots B^{(n-1)}$ 。对于每个消息分组 $B^{(i)}$, 通过消息扩展算法生成 132 个 32 比特的字, 用于后续压缩运算, 包括 $W_0, W_1, \dots, W_{67}$ 和 $W'_0, W'_1, \dots, W'_{63}$ 。首先将 $B^{(i)}$ 划分为 16 个字 $W_0, W_1, \dots, W_{15}$ 。对于 $j = 16, \dots, 67$ 进行 W_j 的计算:

(1)

算法 1 迭代压缩算法

输入 $V_0, W_0, W_1, \dots, W_{67}, W'_0, W'_1, \dots, W'_{63}$
 输出 V_n

- 1) for $j = 0$ to 63 do
- 2) $SS1 = ((A \ll 12) + E + (T_j \ll j)) \ll 7$;
- 3) $SS2 = SS1 \oplus (A \ll 12)$;
- 4) $TT1 = FF_j(A, B, C) + D + SS2 + W'_j$;
- 5) $TT2 = GG_j(E, F, G) + H + SS1 + W_j$;
- 6) $D = C$;
- 7) $C = B \ll 9$;
- 8) $B = A$;
- 9) $A = TT1$;
- 10) $H = G$;
- 11) $G = F \ll 19$;
- 12) $F = E$;
- 13) $E = P_0(TT2)$;

2.3 并行前缀加法与保留进位算数基础

在大数模加运算中, 传统的串行进位加法器由于进位信号的逐位横向传递, 存在线性深度瓶颈。为了实现时间复杂度的对数级加速, 计算体系结构中通常引入并行前缀树架构。该架构首先对所有操作数位并行预计算出进位生成信号 (g) 和传播信号 (p), 随后利用树状网络在 $\log_2 n$ 层内并行结合得出所有位的进位信号, 最终实现高速双操作数求和。

然而，在面对三个或更多操作数连加的场景时，仅依靠双操作数前缀树的串行级联仍会导致深度成倍恶化。为此，经典算术逻辑中引入了保留进位加法器（Carry-Save Adder, CSA）。其核心机制在于“延迟进位传播”，即在多操作数相加时，采用位级并行的纵向压缩机制，将本位的部分和与向高位的进位独立保存为两个全新向量，而不进行横向传递。由于切断了横向依赖，CSA 单层压缩的路径为常数级别。

上述宏观架构在经典体系结构应用广泛，但在容错量子计算环境中，受限于量子不可克隆定理以及非 Clifford 门（如 Toffoli 门）极高的物理代价，如何将理论架构转化为底层的极低深度量子逻辑门网络，并适配具体密码算法（如 SM3 杂凑函数）的多模加操作，仍是极其复杂的工程挑战。本文将在后续章节详细探讨面向 SM3 算法定制化的底层组件重构与线路映射方法。

3 低 T 深度量子线路实现组件

3.1 基于 Sklansky 并行前缀树结构的量子加法器

下面以两个 n 比特操作数 $A = a_n \cdots a_1$ 与 $B = b_n \cdots b_1$ 为例，详细介绍 Wang 等人^[37]的基于 Sklansky 并行前缀树结构的最优深度量子加法器的计算流程：

1) 初始传播与生成信号的预计算：对每一位 i ($1 \leq i \leq n$)，并行计算初始的进位传播信号 p_i 与进位生成信号 g_i ，计算公式为： $p_i = a_i \oplus b_i$ ， $g_i = a_i \cdot b_i$ 。

2) 基于 Sklansky 树的区间信号传播：定义区间生成信号 G_{ij} 与区间传播信号 P_{ij} ，两个相邻区间信号的结合操作。定义为： $(G_{ij}, P_{ij}) = (g_i, p_i) \circ (G_{i-1j}, P_{i-1j}) = (g_i \oplus (p_i \cdot G_{i-1j}), p_i \cdot P_{i-1j})$ 。在经典的 Sklansky 树中，低位的进位信号需要向多个高位分支传递。为了在量子线路中实现这一步骤，Wang 等人利用 CNOT 门将低位的 G_{ij} 信号的状态复制到全新的辅助比特上。通过 $\log n$ 层的并行计算，将输出所有的进位信号 $c_i = G_{i,1}$ 。

3) 区间传播信号 P_{ij} 的反计算：在进位信号 c_i 均已计算得出后，会逆序执行 Sklansky 树中用于计算区间传播信号 P_{ij} 及其复制状态的逻辑门。该步骤使得大量辅助量子比特被重置为初始态，可以在后续过程中复用，优化了整体的空间开销。

4) 最终求和与初始 p_i 的反计算：获得所有进位 c_i 后，最终的加法和 s_i 可通过完全并行的 CNOT 门生成，公式为 $s_i = p_i \oplus c_i$ 。同时，利用 $b_i = p_i \oplus a_i$ 的操作，将步骤 1) 中产生的初始传播信号 p_i 反计算清零。最终，除了承载进位与和的必要量子比特外，其余辅助比特均被完美复原。




图4 Sklansky树的4bit加法

为直观展示基于 Sklansky 树的并行区间信号传播机制，图4展示了 $n = 4$ 时的量子 Sklansky 前缀树结构。第一层首先进行初始传播信号与生成信号的预计算过程得到 (p_i, g_i) ，其中 $1 \leq i \leq 4$ 。接下来就是进位传播过程，在第二层中，相邻的 (p_1, g_1) 与 (p_2, g_2) 结合生成 $(G_{2,1}, P_{2,1})$ ；同时 (p_3, g_3) 与 (p_4, g_4) 结合。在关键的第3层中，低位生成的进位信息 $G_{2,1}$ 需要同时传递给高位的第3位和第4位。在此节点，量子线路利用 CNOT 门引入干净的辅助比特对 $G_{2,1}$ 进行复制，从而并行地计算出 $c_3 = G_{3,1}$ 与 $c_4 = G_{4,1}$ 。这种结构确保了加法器的 Toffoli 深度严格受限于树的高度，接下来只需要进行反计算步骤清空辅助比特。

为了计算 SM3 轮函数中间状态，本文需要构建低深度的双操作数模加器。Wang 等人^[37]提出了 Sklansky 加法器的基础架构，在此基础上，本文对其底层门级实现进行了重构，具体而言，我们将加法器中的 Toffoli 门替换为 QAND 实现，基于此策略，具体资源消耗如表2所示。

表2 本文使用的基于 Sklansky 结构的 2^n 量子模加器资源消耗

操作数位数 (n)	T 深度	量子比特数	#T	#CNOT	#1qcliff
31	8	259	1024	2321	806
30	8	246	972	2202	765

3.2 量子保留进位加法器(Quantum Carry Save

Adder, QCSA)

尽管基于并行前缀树的加法器^[37]已将双操作数模加的 T 深度压缩至极低水平,但 SM3 与 SHA-2 等杂凑函数的轮函数中往往包含密集的多操作数连加运算(例如 SM3 中 TT1 和 TT2 的计算需将 4 个 32 位字相加)。如果仅使用双操作数加法器进行串行级联或普通的二叉树型级联,其每次加法都需要等待进位信号的传播,这一传播过程的 T 深度将随操作数的宽度增加。而多个加法器深度的累加将限制整体线路的 T 深度。为了打破这一限制,本文参考 Kim 等人^[40]提出的 QCSA,将多模加问题转化为基于 QFA 与 QHA 的位级并行压缩问题。

量子保留进位算术的概念最早由 Gossett^[41]于 1998 年提出。在将 3 个操作数 (A, B, C) 相加时,不直接计算并传播进位求出最终和,而是通过一层并行的 QFA 与 QHA 将它们压缩为 2 个部分和与进位。由于该步骤彻底避免了进位信号在寄存器中的横向传播,使得单层压缩的 T 深度与操作数位宽无关,进而降低为常数级别。在此后的十余年中, QCSA 架构主要被广泛应用于低深度的量子乘法器设计中,用于压缩乘法计算时产生的多个部分^[42]。然而,由于每一次压缩都会产生新的中间状态,需要使用辅助比特来接收,这种巨大的量子比特消耗使得它在早期空间受限的量子线路设计中鲜有应用。

随着量子线路的容错要求发展,线路设计的 T 深度愈发重要。2025 年, Jang 等人^[31]采用 Kim 等人^[40]的设计,首次在 SHA-2 的极低深度量子线路中引入了 Wallace 树结构的 QCSA。通过并行的 QFA 层,他们成功将 SHA-2 轮函数中的多操作数模加步骤压缩至极低层级,直到最后一级才使用低深度的双操作数加法器合并结果。Jang 等人的实验数据表明,为了实现极致的时间优化,其 SHA-256 量子线路虽然在线路宽度上消耗了高达 5715 个量子比特,但成功将整体 Toffoli 深度大幅压缩至

1332, 创造了该领域的历史记录。

3.3 QCSA 多操作数加法的纵向压缩约简过程

在 QCSA 的设计思想中, M 个 n 位操作数被视为一个 $M \times n$ 的布尔矩阵, QCSA 的多操作数相加流程并不直接进行进位的链式传播,而需要先经过约简将多操作数模加转换为双操作数模加。约简阶段的核心目标是通过并行压缩,将 M 个操作数逐步减少至 2 个操作数。该过程按位权重对所有操作数的比特进行分组,并进行相互独立的纵向压缩。采用 QFA 计算 3 比特操作数至 2 比特的和与进位的纵向压缩 (3-to-2 压缩), QHA 计算 2 比特操作数至 2 比特的和与进位计算 (2-to-2 压缩)。当某列需压缩两个输入比特 a 和 b 时,调用 QHA 进行 2-to-2 压缩,分别计算本位的部分和与向高位的进位,将部分和 $S = a \oplus b$ 的计算结果原地留在 b 上,进位 $K = a \cdot b$ 使用辅助比特存储。当某列需压缩三个输入比特 a, b, c 时,调用 QFA 进行 3-to-2 压缩,同样计算本位的部分和与进位,将部分和 $S = a \oplus b \oplus c$ 原地留在 c 上,进位 $K = (a \cdot b) \oplus (a \cdot c) \oplus (b \cdot c)$ 使用辅助比特存储, QHA 和 QFA 的线路实现如图 5 所示。

在一轮约简中,由于所有 QFA 和 QHA 产生的进位都被“保留”并直接传递给下一轮的高位,而不需要在当前轮的列与列之间横向传播。因此,对于 n 位宽的操作数,这一轮的 n 个列压缩操作是在量子线路上绝对并行执行的。单轮 3-to-2 压缩的 T 深度严格等于单个 QFA 的 T 深度。经过对数级轮次的并行约简后, M 个操作数将被压缩为最终的 2 个操作数。在这之后调用一次传统的双操作数进位传播加法器将它们相加,即可得出多模加的和。为直观说明多操作数并行压缩机制,图 6 展示了基于 Wallace 树的 5 操作数并行约简流程的比特状态和对应的线路实现。

每个操作数比特用黑色圆点表示,并以 x_i, x_0 标记比特。在第一层对第一列和第二列各自 3 个比特




图5 QHA 和 QFA




图6 基于Wallace树的5操作数(2比特宽)并行约简流程

调用QFA进行压缩（图中虚线框部分），部分和原地存储，进位使用辅助比特存储。在第二层类似，同样调用QFA进行压缩，此时第一列仅剩1个留在原地的比特，第二列还有3个比特，而第三列有2个进位比特，因此在第三层，对第二列调用QFA进行压缩，对第三列调用QHA进行压缩。此时每一列都仅剩不大于两个比特，约简过程完成。接下来进行最终的进位传播双操作数加法，调用进位传播加法器计算多操作数加法的最终结果。

4 SM3量子线路整体实现

4.1 SM3轮函数的基础组件实现与消耗

在SM3的每一轮迭代压缩中，首先需要完成当前轮扩展字 W_j 与 W'_j 的计算，而后并行执行布尔函数 $FF_j(A,B,C)$ 与 $GG_j(E,F,G)$ ，在迭代压缩中还需要使用QHA与QFA作纵向压缩。本文在这些组件的实现中，充分借鉴了现有最优的低深度架构，具体资源开销与线路设计如下：

(1) 消息扩展线路：每一轮的扩展字 W_j/W'_j 分别如公式(1)和公式(2)所示。其中，针对置换函数 P_1 的量子实现，本文直接采用了Zou等人^[27]提出的原地优化结构，该结构仅消耗68个CNOT门。除 P_1 之外的消息扩展操作中，需额外执行4次32位的异或（CNOT）运算，共消耗 $4 \times 32 = 128$ 个CNOT门。对于全部64轮的消息扩展，线路仅需维护一个滑动窗口内的16个32比特消息字。通

过这一轮间比特复用策略，整个消息扩展仅占用 $16 \times 32 = 512$ 个量子比特。

(2) 布尔函数 FF_j 与 GG_j 的非原地线路：在生成 W_j 的同时，需并行计算当轮的布尔函数 FF_j 与 GG_j ，具体如公式(3)和公式(4)所示。根据轮数 j 的不同，其量子实现策略分为两种情况：

在 $0 \leq j \leq 15$ 时，此时 FF_j 与 GG_j 均为纯线性异或操作（XOR），无需消耗任何T门资源。每个函数的32位操作消耗 $3 \times 32 = 96$ 个CNOT门。因此，并行执行 FF_j 与 GG_j 总计仅消耗192个CNOT门。

在 $16 \leq j \leq 63$ 时，此时 FF_j 与 GG_j 分别对应非线性函数MAJ与CH。为了将T深度压缩至理论下界，本文采用基于QAND门的非原地结构。对于MAJ函数实现：本文采用Yang等人^[33]设计的非原地MAJ线路（即 FF_j ）及其逆线路（ $FF_j^\dagger$ ）。其中 FF_j 的T深度仅为1，消耗1个辅助比特；反计算 $FF_j^\dagger$ 的T深度为0，且释放辅助比特。对于CH函数实现：本文采用Zou等人^[27]提出的非原地CH线路（即 GG_j ）。其正向线路T深度为1，同样消耗1个辅助比特；其逆线路 $GG_j^\dagger$ 的T深度为0。

这两种非原地设计在32位宽的并发执行下， FF_j 与 GG_j 各需消耗 $4 \times 32 = 128$ 个T门（含 $T^\dagger$ 门），在此过程中仅消耗1个T深度。在CNOT开销方面，MAJ与CH分别消耗11和10个CNOT门，因此 FF_j 与 GG_j 并行执行共消耗 $(11+10) \times 32 = 672$ 个CNOT门。

(3) QFA 与 QHA 的量子线路: SM3 迭代压缩中计算中间变量 TT1 与 TT2 的过程, 本文使用了 QCSA 作纵向压缩约简。其中的 QHA 与 QFA 实现, 通过借鉴 Jaques 等人^[34]的 QAND 门方案, 在分配 1 个辅助量子比特作为目标位的前提下, 将进位 K 的计算 T 深度压缩至 1。单个 QHA 消耗 4 个非 Clifford 门 (包含 2 个 T 门与 2 个 $T^\dagger$ 门)、9 个 CNOT 门, 以及 3 个 1qClifford 门 (2 个 H 门和 1 个 S 门)。在反计算阶段释放辅助比特时, 得益于基于测量的 QAND[†] 线路, 单个 QHA[†] 彻底免除了 T 门的使用, 其 T 深度为 0, 因而仅需消耗 2 个 CNOT 门、4 个 1qClifford 门 (3 个 H 门和 1 个 X 门), 以及 1 次测量操作 (Measurement)。单个 QFA 消耗 4 个非 Clifford 门 (2 个 T 门和 2 个 $T^\dagger$ 门)、13 个 CNOT 门及 3 个 1qClifford 门 (2 个 H 门和 1 个 S 门)。QFA[†] 与 QHA[†] 类似, 其反计算线路 T 深度同样为 0。单个 QFA[†] 仅消耗 6 个 CNOT 门、4 个单比特门 (3 个 H 门和 1 个 X 门) 及 1 次测量操作。在多模加法器的设计中, 由于最高位的进位将被模去, 只需计算部分和, 因此在最高位使用简化的 QFA, 这只需要消耗 3 个 CNOT, 不消耗 T 门等其它资源。简化的 QFA[†] 的消耗相同。

4.2 SM3 轮函数量子实现

SM3 的核心难点在于高效计算具有多操作数连加特征的 TT1 与 TT2。为了打破双操作数加法器串行级联带来的深度瓶颈, 本文采用 Kim 等人^[40]的基于 Wallace 树的 QCSA, 结合低深度的 QFA 与 QHA 组件, 将整个轮函数的计算与反计算过程划分为七个逻辑执行层:

树状并行压缩阶段 (第一至第三层): 本阶段旨在通过延迟进位传播, 将多操作数并行压缩为双操作数, 为计算 TT1 与 TT2 做准备。

在第一层, 并行处理三个独立的多操作数模加

分支: $E_{j-4} + (A_{j-4} \ll 12) + (T_{j-4} \ll (j-4))$ 、 $W_{j-4} + GG + D_{j-4}$, 以及 $W'_{j-4} + FF + H_{j-4}$ 。三个多模加分支的比特状态如图 7 所示, 针对 32 位宽的数据, 本层共调用 $31 \times 3 = 93$ 个标准 QFA 与 3 个简化 QFA (仅计算最高位的和)。QFA 将部分和原地输出于原有寄存器上, 而进位则输出至 $31 \times 3 = 93$ 个干净的辅助量子比特上 (记为 $k_{0,0}, k_{0,1}, k_{0,2}$)。本层的资源消耗: T 深度为 1。消耗 372 个 T 门, 1218 个 CNOT 门, 279 个 1qClifford 门, 辅助量子比特增加 93 个。

第二层的处理和第一层不同。在理想的多操作数相加场景下, 最优策略是利用 QCSA 将所有操作数一路压缩至最后, 仅在末尾调用一次双操作数模加器以最小化 T 深度。然而, 观察 SM3 轮函数公式, 可以发现: 在计算 TT1 与 TT2 之前, 必须先计算中间变量 $SS1 = ((A \ll 12) + E + (T \ll (j \bmod 32))) \ll 7$ 。由于 QCSA 的并行压缩机制输出的是未聚合的部分和与进位, 而模加运算与循环移位操作在数学上并不满足分配律, 不能进行顺序的互换, 即 $(S + C) \ll 7 \neq (S \ll 7) + (C \ll 7)$ 。因此, 必须在执行 $\ll 7$ 之前, 将 QCSA 第一层的压缩结果进行一次聚合。在第二层, 针对第一层 E_{j-4} 分支产生的高 31 位 QFA 结果, 调用 2.2 节提到的量子模加器进行合并。将结果左移 7 位得到核心变量 SS1。随后, 利用 32 个 CNOT 门将 SS1 复制至提前备好的 $A_{j-4} \ll 12$ 寄存器上, 生成 SS2。本层具有 1 个模加器深度 (T 深度为 8)。消耗 1024 个 T 门, 2353 个 CNOT 门, 806 个 1qClifford 门, 额外消耗 166 个辅助比特。

第三层的思路类似第一层, 利用生成的 SS1 和 SS2, 并行计算 $SS1 + (W_{j-4} + k_{0,2})$ 与 $SS2 + (W_j + k_{0,0})$ 。本层共调用 60 个 QFA、2 个简化 QFA 和 2 个 QHA。部分和原地覆盖 SS1 与 SS2 (记为




图7 第一个多操作数模加分支的比特状态

SS1', SS2'), 进位则再次输出至 62 个全新的辅助量子比特上 (记为 $k_{1,0}, k_{1,1}$)。本层 T 深度为 1。消耗 248 个 T 门, 804 个 CNOT 门, 186 个 1qClifford 门, 额外消耗 62 个辅助比特。

TT1 与 TT2 结果计算阶段 (第四层): 本层调用 2 个并行的 31 位量子模加器, 将第三层产生的 SS1'、SS2' 分别与其对应的进位向量合并, 最终生成输出态 TT1 和 TT2。为解耦轮间数据依赖, 生成的 64 位结果将直接存储于下一轮的独立缓存比特中, 不参与后续的反计算释放。本层的 T 深度为 8。消耗 2048 个 T 门, 4642 个 CNOT 门, 1612 个单比特 Clifford 门, 消耗 332 个辅助比特。

反计算与资源回收阶段 (第五至第七层): 由于 QCSA 压缩网络消耗了大量辅助量子比特, 在得到 TT1 和 TT2 后, 应立即逆序执行计算线路, 以将辅助比特复原, 供后续轮次复用。由于逆向线路使用的 QAND[†]的 T[†]门深度为 0, 反计算过程极大地优化了深度开销。

第五层作为第三层的逆, 调用 60 个 QFA[†]、2 个简化 QFA[†]及 2 个 QHA[†]。将 SS1' 和 SS2' 还原, 并释放 62 个进位辅助比特。本层 T 深度为 0, 耗 370 个 CNOT 门与 248 个 1qClifford 门。

第六层为第二层的逆, 在本层对 SS1 执行右移 7 位操作, 并调用 31 位模加器的逆线路进行反向拆解, 使 SS1 的相关辅助态彻底复零。本层具有 1 个模加器逆深度 (T 深度为 8), 耗 1024 个 T 门 (含 T[†]), 2353 个 CNOT 门及 806 个 1qClifford 门。

第七层是第一层的逆, 调用 93 个 QFA[†]与 3 个简化 QFA[†], 将第一层生成的所有进位辅助态复原。本层 T 深度为 0, 耗 567 个 CNOT 门与 372 个 1qClifford 门。

在上述模加与反计算全部执行完毕后, 需要执行非线性组件的逆操作 (即 FF[†]与 GG[†]), 并辅以逻辑移位操作以完成状态更新。因 FF[†]与 GG[†]仅包含 Clifford 门与测量资源, 不产生额外的 T 深度。在 $0 \leq j \leq 15$ 时, 该步骤消耗 192 个 CNOT 门; 在 $16 \leq j \leq 63$ 时, 消耗 224 个 CNOT 门。图 8 为本文 SM3 设计的单轮实现。纵观单轮 SM3 的 7 层架构, 在 $0 \leq j \leq 15$ 时, 每轮总计消耗 T 深度仅为 26 ($1+8+1+8+0+8+0=26$), 当 $16 \leq j \leq 63$ 时, 由于 FF 和 GG 分别对应非线性函数 MAJ 和 CH, T 深度增加 1, 每轮总计消耗为 27。

在资源消耗上, 单轮 QFA 与模加器网络累计消耗 4716 个 T 门、12307 个 CNOT 门, 以及 4309 个 1qClifford 门。整个单轮运算峰值 653 个辅助量子比特。其中 64 个比特用于承载 TT1 和 TT2 传递至下一轮, 其余 589 个辅助比特均通过五至七层的反计算被复零, 可在后续轮次中复用。

4.3 SM3 线路整体资源消耗

本节对 SM3 量子线路在完整 64 轮迭代压缩中的整体资源消耗进行详细的统计与评估。

(1) 门资源开销

在本设计中, T 门的消耗主要集中在非线性布尔函数 MAJ 与 CH, 以及多操作数压缩与模加中。在第 16 至 63 轮 (共 48 轮) 中, FF 与 GG 的非原地计算及其逆线路共需消耗 $128 \times 2 \times 48 = 12288$ 个 T 门 (含 T[†]门)。在核心的 QCSA 压缩与模加器网络中, 单轮需消耗 4716 个 T 门, 64 轮共计消耗 $4716 \times 64 = 301824$ 个 T 门。整个 SM3 线路的 T 门总数被极大地压缩至 314882 个。

CNOT 门分布于线路的各个逻辑层。寄存器状态更新与基础异或网络共消耗 $32 \times 8 \times 64 = 16384$ 个 CNOT 门。在布尔函数执行环节, FF 与 GG 在前 16 轮的纯异或操作和后 48 轮的非线性操作分别消耗 $192 \times 16 + 672 \times 48 = 35328$ 个 CNOT 门; 其反计算线路 (FF[†]与 GG[†]) 共消耗 $192 \times 16 + 224 \times 48 = 13824$ 个 CNOT 门。此外, 置换函数 $P_0(X)$ 与 $P_1(X)$ 的原地计算消耗 $68 \times 2 \times 64 = 8704$ 个 CNOT 门。作为线路中占比最大的部分, QFA/QHA 压缩与模加器网络在 64 轮中累计消耗 $12243 \times 64 = 783552$ 个 CNOT 门。综上, CNOT 门总计为 857792 个。

1qClifford 门主要用于底层组件的态制备与相位旋转。其中, FF 与 GG 及其逆线路 FF[†]与 GG[†]共消耗 $(3+4+3+4) \times 32 \times 48 = 21504$ 个 1qClifford 门。QFA/QHA 压缩与模加器线路 64 轮累计消耗 $4309 \times 64 = 275776$ 个 1qClifford 门。1qClifford 门总数为 297280 个。

(2) 量子比特宽度资源开销

本文在消息扩展阶段, 利用轮间比特复用技术, 仅需 $16 \times 32 = 512$ 个逻辑量子比特。对于迭代压缩部分的 A 至 H 寄存器初始分配 $8 \times 32 = 256$ 个量子比特。在生成每轮最终的 TT1 与 TT2 时, 模加器采用了非原地输出设计。因此, 每轮均需分配 64 个全新的量子比特用于存放结果, 64 轮累计使用




图8 SM3 低 T 深度单轮线路实现

4096 个比特，而在单轮 QFA/QHA 压缩与合并网络中，峰值需要 589 个可复零辅助比特。这 589 个比特在每轮计算结束后即被复零，可在后续轮次中完全复用。综上，本方案的总量子比特数为 5453。

(3) T 深度

本文引入 QCSA 多操作数并行压缩、QAND 门替换策略，以及非原地状态输出方法，单轮运算的 T 深度维持在较低水平。本文设计的 SM3 量子线路在 64 轮迭代中的整体 T 深度成功下探至 1712 ($26 \times 16 + 27 \times 48 = 1712$)。

(4) 综合时空代价

如引言所指出，在 FTQC 环境中，杂凑函数的单次 Oracle 受限于量子硬件的 MAXDEPTH，因此 TD^2 -M cost 成为了衡量并行 Grover 算法整体物理实现成本的综合时空代价指标。本方案的综合时空代价为 $1712^2 \times 5453 = 15982437632 \approx 1.59 \times 10^{10}$ 。

4.4 SM3 量子线路的硬件匹配度分析

在评估量子线路设计的合理性时，所设计量子线路的资源消耗应当与量子硬件的实际发展轨迹相匹配。本文设计的 SM3 量子线路消耗了 5453 个逻辑量子比特并实现了 1712 的 T 深度。接下来本文将从量子硬件的比特扩容趋势与量子态退相干限制两个方面，对该方案在 FTQC 时代的硬件匹配度进行系统分析。

必须指出的是，当前处于含噪中型量子 (Noisy Intermediate-Scale Quantum, NISQ) 时代的量子处理器通常仅提供数十至数百个带有噪声的物理量子比特^[1]。在 FTQC 环境下，为确保计算的可靠性，需要利用表面码等量子纠错协议将多个物理比特编码为一个无噪声的逻辑量子比特。由于纠错编码的开销比（即为了实现 1 个逻辑量子比特，需要使用额外物理量子比特进行编码的比率）通常在 $10^2 \sim 10^3$ 之间，本方案所需的 5453 个逻辑比特实

际上要求底层硬件具备数百万级别 (10^6) 的物理比特支撑, 这远远超出了当前NISQ设备的承载极限。然而, 主流密码体系面临的实质性量子威胁存在于FTQC时代。根据国际领先量子硬件厂商发布的路线图, 百万级物理比特并非无法企及的理论数字。以IBM Quantum发布的发展路线图为例, 其已明确规划在2033年后实现十万级物理比特^[43]。因此, 本方案在空间维度上的资源开销, 符合业界对FTQC硬件量子比特数的中长期发展预期。

在评估硬件匹配度时, 相较于量子比特数量, 线路的深度是硬件更为严苛的瓶颈。量子线路的T深度越高, 运行过程中越容易出现量子退相干现象, 导致计算结果出错。正如Jang等人^[31]在评估NIST后量子安全强度时所指出的, 以往线路设计中一味追求减少量子比特数量的做法, 并不适用于真实的Grover并行攻击场景。因此本文主动分配辅助量子比特以减少线路T深度的做法, 顺应了FTQC硬件的发展规律。综上所述, 本文的线路设计在未来FTQC硬件上具有适用性。

5 结束语

本文聚焦于我国商用密码杂凑标准SM3的高效量子线路实现。针对多操作数连加与状态更新导致的高T深度问题, 本文提出了一种低T深度和低T门数的量子线路架构。首先, 通过引入基于Wallace树的QCSA与QFA/QHA压缩方式, 成功将多操作数模加的路径压缩至常数级别。其次, 本文主动分配额外的量子比特用于存储SM3迭代压缩中的所有核心中间状态。实验结果表明, 本方案在消耗5453个量子比特的前提下, 将SM3整体量子线路的T深度大幅压缩至1712, 同时将T门总数锐减至314882。更为重要的是, 基于FTQC中MAX-DEPTH的物理约束模型, 本方案在综合评估指标TD²M-cost上也取得了较大的突破, 这表明本文通过牺牲量子比特数为代价来换取低T深度, 在面向受到MAXDEPTH约束的时间敏感型场景中, 是实现量子硬件资源成本最小化的最优选择。

参考文献:

[1] Huang H L, Xu X Y, Guo C, et al. Near-term quantum computing techniques: Variational quantum algorithms, error mitigation, circuit compilation, benchmarking and classical simulation. *Sci China-Phys Mech Astron*, 2023, 66: 250302.

[2] Shor P W. Algorithms for quantum computation: discrete logarithms and factoring[C]. *Proceedings 35th annual symposium on foundations of computer science*. IEEE, 1994: 124-134.

[3] Milanov E. The RSA algorithm[R]. RSA laboratories, 2009, 1(11).

[4] Kobitz N, Menezes A, Vanstone S. The state of elliptic curve cryptography[J]. *Designs, codes and cryptography*, 2000, 19(2): 173-193.

[5] Grover L K. A fast quantum mechanical algorithm for database search [C]. *Proceedings of the twenty-eighth annual ACM symposium on Theory of computing*. 1996: 212-219.

[6] National Institute of Standards and Technology (NIST). Advanced Encryption Standard (AES)[S]. *Federal Information Processing Standards Publication (FIPS PUB) 197*, U.S. Department of Commerce, 2001.

[7] National Institute of Standards and Technology (NIST). Secure Hash Standard (SHS)[S]. *Federal Information Processing Standards Publication (FIPS PUB) 180-4*, U.S. Department of Commerce, 2015.

[8] National Institute of Standards and Technology (NIST). SHA-3 Standard: Permutation-Based Hash and Extendable-Output Functions[S]. *Federal Information Processing Standards Publication (FIPS PUB) 202*, U.S. Department of Commerce, 2015.

[9] Simon D R. On the power of quantum computation[J]. *SIAM Journal on Computing*, 1997, 26(5): 1474 - 1483.

[10] National Institute of Standards and Technology (NIST). Submission Requirements and Evaluation Criteria for the Post-Quantum Cryptography Standardization Process[R]. 2016.

[11] Grassl M, Langenberg B, Roetteler M, et al. Applying Grover's algorithm to AES: Quantum resource estimates[C]//*International Workshop on Post-Quantum Cryptography*. Cham: Springer International Publishing, 2016: 29-43.

[12] Almazrooei M, Samsudin A, Abdullah R, et al. Quantum reversible circuit of AES-128[J]. *Quantum information processing*, 2018, 17(5): 112.

[13] Langenberg B, Pham H, Steinwandt R, et al. Reducing the cost of implementing the advanced encryption standard as a quantum circuit [J]. *IEEE Transactions on Quantum Engineering*, 2020, 1: 1 - 12.

[14] Zou J, Wei Z, Sun S, et al. Quantum circuit implementations of AES with fewer qubits[C]//*International Conference on the Theory and Application of Cryptology and Information Security*. Cham: Springer International Publishing, 2020: 697-726.

[15] Wang Z G, Wang S J, Long G L. A quantum circuit design of AES requiring fewer quantum qubits and gate operations[J]. *Frontiers of Physics*, 2022, 17(4):

[16] Li Q Z, Cai B B, Sun W H, et al. Novel quantum circuit implementation of Advanced Encryption Standard with low costs[J]. *Science China (Physics, Mechanics & Astronomy)*, 2022, 65(9): 84-99.


[17] Lin D, Xiang Z J, Xu R. et al. Optimized quantum implementation of AES. *Quantum Inf Process* 22, 352 (2023).

[18] Huang Z Y, Zhang F, Lin D. Constructing quantum implementations with the minimal T-depth or minimal width and their applications[C]//*Annual International Conference on the Theory and Applications of Cryptographic Techniques*. Cham: Springer Nature Switzerland, 2025: 155-185.

[19] Jaques S, Naehrig M, Roetteler M, et al. Implementing Grover oracles for quantum key search on AES and LowMC[C]//*Annual International Conference on the Theory and Applications of Cryptographic Techniques*. Cham: Springer International Publishing, 2020: 280-310.

- [20] Li Z Q, Gao F, Qin S J, et al. New record in the number of qubits for a quantum implementation of AES[J]. *Frontiers in Physics*, 2023, 11: 1171753.
- [21] Huang Z Y, Sun S W. Synthesizing quantum circuits of AES with lower T-depth and less qubits[C]//International conference on the theory and application of cryptology and information security. Cham: Springer Nature Switzerland, 2022: 614-644.
- [22] Liu Q, Preneel B, Zhao Z, et al. Improved quantum circuits for AES: Reducing the depth and the number of qubits[C]//International conference on the theory and application of cryptology and information security. Singapore: Springer Nature Singapore, 2023: 67-98.
- [23] Shi H, Feng X. Quantum circuits of AES with a low-depth linear layer and a new structure[C]//International Conference on the Theory and Application of Cryptology and Information Security. Singapore: Springer Nature Singapore, 2024: 358-395.
- [24] 李振强,高飞,秦素娟,等.以低成本实现 Camellia 算法 S 盒的量子电路[J]. *中国科学:物理学 力学 天文学*, 2023, 53(04): 21-29.
Li Z Q, Gao F, Qin S J, et al. Quantum circuit for implementing Camellia S-box with low costs (in Chinese)[J]. *Sci Sin-Phys Mech Astron*, 2023, 53: 240313.
- [25] Lin D, Sun B, Xiang Z J, et al. Further insights on constructing quantum circuits for Camellia block cipher[J]. *Quantum Inf Process*, 2023, 22: 455.
- [26] 林达,向泽军,张若琳,等.SM4 算法的量子实现[J]. *密码学报*, 2021, 8(06): 999-1018. DOI: 10.13868/j.cnki.jcr.000493.
Lin D, Xiang Z J, Zhang R L, et al. Quantum implementation of SM4 (in Chinese)[J]. *J Cryptol Res*, 2021, 8: 999 - 1018.
- [27] Zou J, Li L J, Wei Z H, et al. New quantum circuit implementations of SM4 and SM3[J]. *Quantum Inf Process*, 2022, 21: 181
- [28] Lin D, Xiang Z J, Xu R, et al. Quantum circuit implementations of SM4 block cipher based on different gate sets[J]. *Quantum Inf Process*, 2023, 22: 282
- [29] 孙壮,黄震宇.ZUC 算法的量子电路实现[J]. *信息安全学报*, 2025, 10(06): 133-149. DOI: 10.19363/j.cnki.cn10-1380/tn.2023.06.08.
Sun Z, Huang Z Y. Implementing quantum circuit of ZUC algorithm (in Chinese)[J]. *J Cybersecur*, 2025, In press
- [30] Zou J, Xiang S M, Zou C Z, et al. An efficient quantum circuit implementation of ZUC-128 cipher with low T-depth (in Chinese) [J]. *Sci Sin-Phys Mech Astron*, 2024, 54: 120311.
- [31] Jang K, Lim S, Oh Y, et al. Quantum implementation and analysis of SHA-2 and SHA-3 [J]. *IEEE Transactions on Emerging Topics in Computing*, 2025, 13(3): 919-936.
- [32] Song G, Jang K, Kim H, et al. Grover on SM3[C]//Proceedings of the 24th International Conference on Information Security and Cryptology. Cham: Springer, 2021. 421 - 433.
- [33] 杨婷玉,张莎莎,向泽军,等.SM3 算法的低 T 深度与低宽度量子优化实现[J]. *中国科学:物理学 力学 天文学*, 2026, 56(02): 251-266.
Yang T Y, Zhang S S, Xiang Z J, et al. Optimized quantum implementations of SM3 with low T-depth and low width[J]. *Sci Sin-Phys Mech Astron*, 2026, 56(02): 251-266.
- [34] 邹剑,郭楠生,李俊康.SM3 和 RIPEMD-160 杂凑函数的高效量子线路实现[J]. *通信学报*, 2025, 46(12): 222-233.
Zou J, Guo N S, Li J K. Efficient quantum circuit implementations of SM3 and RIPEMD-160 hash functions (in Chinese) [J]. *Journal on Communications*, 2025, 46(12): 222-233.
- [35] Cuccaro S A, Draper T G, Kutin S A, et al. A new quantum ripple-carry addition circuit[R]. *arXiv preprint quant-ph/0410184*, 2004.
- [36] Draper T G, Kutin S A, Rains E M, et al. A logarithmic-depth quantum carry-lookahead adder [J]. *Quantum Information & Computation*, 2006, 6(4): 351 - 369.
- [37] Wang S, Deb S, Mondal A, et al. Optimal toffoli-depth quantum adder [J]. *ACM Transactions on Quantum Computing*, 2025, 6(3): 1-16.
- [38] Amy M, Maslov D, Mosca M, et al. A meet-in-the-middle algorithm for fast synthesis of depth-optimal quantum circuits[J]. *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, 2013, 32(6): 818 - 830.
- [39] 王小云,于红波.SM3 密码杂凑算法[J]. *信息安全研究*, 2016, 2(11): 983-994.
Wang X Y, Yu H B. SM3 Cryptographic Hash Algorithm[J]. *Journal of Information Security Research*, 2016, 2(11): 983-994.
- [40] Kim H, Lim S, Jang K, et al. Tree-based quantum carry-save adder [R]. *Cryptology ePrint Archive*, Report 2025/626, 2025.
- [41] Gossett P. Quantum carry-save arithmetic[R]. *arXiv preprint quant-ph/9808061*, 1998.
- [42] Munoz-Coreas E, Thapliyal H. T-count optimized quantum circuit design of multiplier [C]//IEEE Computer Society Annual Symposium on VLSI (ISVLSI). IEEE, 2017: 290-295.
- [43] Yoder T J, Schoute E, Rall P, et al. Tour de gross: A modular quantum computer based on bivariate bicycle codes[R]. *arXiv preprint arXiv: 2506.03094*, 2025.

[作者简介]



邹剑 (1985-), 男, 福建福州人, 博士, 福州大学副教授, 硕士生导师, 主要研究领域为对称密码分析、量子计算。



李俊康 (2000-), 男, 福建宁德人, 主要研究领域为线路实现、S 盒优化。



郭楠生 (2001-), 男, 回族, 福建泉州人, 主要研究领域为线路实现、S 盒优化。



孙莹 (1982–), 山东青岛人, 博士, 北京电子科技学院副教授。主要研究领域为量子信息技术在现代密码学中的应用。



李子臣 (1965–), 河南焦作人, 博士, 北京印刷学院教授, 博士生导师。主要研究领域为信息安全、密码算法与协议。